• Esta turma ainda não possui um plano cadastrado.
  • Esta turma ainda não possui um plano cadastrado.

-

PPGCC019 - PROJETO DE HARDWARE - Turma: 01 (2023.2)

Tópicos Aulas
Apresentação da disciplina (11/03/2025 - 11/03/2025)

A disciplina será conduzida em conjunto com uma turma de tópicos em arquitetura da graduação. Nesta aula os objetivos da disciplina serão apresentados
Revisão e nivelamento em projeto de caminho com HDLs (13/03/2025 - 18/03/2025)

(HDL - Hardware Description Language). Usaremos VHDL no início da disciplina. Um grupo ficará responsável pelo estudo e apresentação de Transaction-Level Verilog (ver em https://www.youtube.com/watch?v=o2epusH-fXI)

   Top-Down Transaction-Level Design with TL-Verilog.pdf 
Um artigo de 2018 que aborda TL-Verilog (interessante para uma compreensão inicial - verificar as referências)
  Digital Design Using Verilog.pdf 
slides (em inglês) com uma rápida introdução a Verilog
Introdução a Multiplicadores em Pipeline (20/03/2025 - 20/03/2025)

Esta aula será intercalada ao conteúdo de revisão devido a impedimento do professor. O ministrante da aula de hoje será  Enzo
Revisão e nivelamento em projeto de caminho com HDLs - Conclusão (25/03/2025 - 25/03/2025)
Multiplicador com algoritmo de booth (27/03/2025 - 27/03/2025)
Processamento de Imagens e Convolução - Conceitos iniciais (27/03/2025 - 03/04/2025)
Convolução em assembly RISC-V (01/04/2025 - 01/04/2025)
Apresentação de artigo: A Memory Hierarchy Model Based on Data Reuse for Full-Search Motion Estimation on High-Definition Digital Videos (03/04/2025 - 03/04/2025)
Apresentação do Artigo: A Reconfigurable Pipelined Architecture for Convolutional Neural Network Acceleration (10/04/2025 - 10/04/2025)

Ao final dos slides inclue-e uma tarefa atribuída aos alunos
Apresentação do artigo: U-Net_Hardware_Accelerator (24/04/2025 - 29/04/2025)

Também foi usado o artigo: A_Energy-Efficient_Re-configurable_Multi-mode_Convolution_Neuron_Network_Accelerator

  U-net - Convolutional networks for Biomedical Image Segmentation.pdf 
Artigo referenciado no artigo apresentado
Apresentação do Artigo: Research_on_the_Design_of_Ultra-Lightweight_Convolutional_Neural_Network_Accelerator (08/05/2025 - 22/05/2025)
Apresentação do Artigo: Research on Convolution Decomposition and Hardware Acceleration based on FPGA (22/05/2025 - 22/05/2025)
Apresentação pelos alunos e discussão em sala de aula do estágio de evolução do projeto (29/05/2025 - 29/05/2025)
Apresentação de Artigos pelos alunos (29/05/2025 - 24/06/2025)
Apresentação dos resultados finais (03/07/2025 - 03/07/2025)
    
Inicia em 06/05/2025 às 0h 0 e finaliza em 10/07/2025 às 23h 59
Entrega do relatório final (08/07/2025 - 08/07/2025)
Apresentação da disciplina (21/09/2023 - 21/09/2023)

Como a disciplina será ministrada em conjunto com disciplina da Graduação em Ciência da Computação, nesta aula, os alunos, juntamente com o professor, discutirão as atividades a serem desenvolvidas e o que se espera da atividade dos alunos de mestrado em uma disciplina conjunta.
Revisão e distribuição de tarefas (26/09/2023 - 26/09/2023)

Nesta data os discentes da graduação se juntarão aos alunos de pós-graduação. A disciplina será apresentada para os discentes de graduação. Também será feita uma breve revisão de projeto de caminho de dados e os discentes matriculado serão organizados em equipes de trabalho.
Revisão de projeto de caminho de dados e pipeline (28/09/2023 - 03/10/2023)
Linguagem de Descrição de hardware - VHDL (17/10/2023 - 26/10/2023)
Conceitos de caminhos de dados superescalares (31/10/2023 - 31/10/2023)
Arquitetura da unidade de Renomeação de Registradores (07/11/2023 - 09/11/2023)
Reservation stations e Algoritmo de Tomasulo (14/11/2023 - 23/11/2023)
Desenvolvimento de Código VHDL do Proce3ssador Superescalar (28/11/2023 - 21/12/2023)
Não haverá Aula - Recesso previsto no calendário acadêmico (26/12/2023)
Não haverá Aula - Recesso previsto no calendário acadêmico (28/12/2023)
Não Haverá Aula - início do período de férias docentes (OBRIGATÓRIAS) (02/01/2024)
Não Haverá Aula - férias docentes (OBRIGATÓRIAS) (04/01/2024)
Não Haverá Aula - férias docentes (OBRIGATÓRIAS) (09/01/2024)
Não Haverá Aula - Fim do período de férias docentes (OBRIGAtÓRIAS) (11/01/2024)
Apresentação de resultados e do relatorio final de atividades (16/01/2024 - 16/01/2024)
Conlusão da disciplina (18/01/2024 - 18/01/2024)
Período para redação de artigo referente ao trabalho desenvolvido (23/01/2024 - 23/01/2024)
Aula Extra.
Período para redação de artigo referente ao trabalho desenvolvido (25/01/2024 - 25/01/2024)
Aula Extra.
Frequências da Turma
# Matrícula SET OUT NOV DEZ JAN Total
21 26 28 03 05 10 17 24 26 31 07 09 14 16 21 23 28 30 05 07 12 14 19 21 16 18 23 25
1 2023101**** 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
2 2023100**** 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Notas da Turma
# Matrícula Unid. 1 Prova Final Resultado Faltas Situação
1 2023100**** 9,0 9.0 0 AM
2 2023101**** 9,0 9.0 0 AM

Nenhum item foi encontrado

Plano de Curso

Nenhum item foi encontrado

Notícias da Turma
: Visualizar

Título

Data
Aula de hoje, dia 28/11/2023 28/11/2023
Aula de hoje, dia 28/11/2023 28/11/2023
Renomeação de registradores 09/11/2023
Renomeação de registradores 09/11/2023
Amanhã, 10/10/2023 HAVERÁ AULA 09/10/2023
Aula na sala 21 do espaço integrado 26/09/2023
Primeiro contato 31/08/2023

SIGAA | Superintendência de Tecnologia da Informação - STI/UFPI - (86) 3215-1124 | sigjb05.ufpi.br.instancia1 vSIGAA_3.12.1613 01/05/2026 13:42