-

PPGCC019 - PROJETO DE HARDWARE - Turma: 01 (2025.1)

Tópicos Aulas
Apresentação da disciplina (11/03/2025 - 11/03/2025)

A disciplina será conduzida em conjunto com uma turma de tópicos em arquitetura da graduação. Nesta aula os objetivos da disciplina serão apresentados
Revisão e nivelamento em projeto de caminho com HDLs (13/03/2025 - 18/03/2025)

(HDL - Hardware Description Language). Usaremos VHDL no início da disciplina. Um grupo ficará responsável pelo estudo e apresentação de Transaction-Level Verilog (ver em https://www.youtube.com/watch?v=o2epusH-fXI)

   Top-Down Transaction-Level Design with TL-Verilog.pdf 
Um artigo de 2018 que aborda TL-Verilog (interessante para uma compreensão inicial - verificar as referências)
  Digital Design Using Verilog.pdf 
slides (em inglês) com uma rápida introdução a Verilog
Introdução a Multiplicadores em Pipeline (20/03/2025 - 20/03/2025)

Esta aula será intercalada ao conteúdo de revisão devido a impedimento do professor. O ministrante da aula de hoje será  Enzo
Revisão e nivelamento em projeto de caminho com HDLs - Conclusão (25/03/2025 - 25/03/2025)
Multiplicador com algoritmo de booth (27/03/2025 - 27/03/2025)
Processamento de Imagens e Convolução - Conceitos iniciais (27/03/2025 - 03/04/2025)
Convolução em assembly RISC-V (01/04/2025 - 01/04/2025)
Apresentação de artigo: A Memory Hierarchy Model Based on Data Reuse for Full-Search Motion Estimation on High-Definition Digital Videos (03/04/2025 - 03/04/2025)
Apresentação do Artigo: A Reconfigurable Pipelined Architecture for Convolutional Neural Network Acceleration (10/04/2025 - 10/04/2025)

Ao final dos slides inclue-e uma tarefa atribuída aos alunos
Apresentação do artigo: U-Net_Hardware_Accelerator (24/04/2025 - 29/04/2025)

Também foi usado o artigo: A_Energy-Efficient_Re-configurable_Multi-mode_Convolution_Neuron_Network_Accelerator

  U-net - Convolutional networks for Biomedical Image Segmentation.pdf 
Artigo referenciado no artigo apresentado
Apresentação do Artigo: Research_on_the_Design_of_Ultra-Lightweight_Convolutional_Neural_Network_Accelerator (08/05/2025 - 22/05/2025)
Apresentação do Artigo: Research on Convolution Decomposition and Hardware Acceleration based on FPGA (22/05/2025 - 22/05/2025)
Apresentação pelos alunos e discussão em sala de aula do estágio de evolução do projeto (29/05/2025 - 29/05/2025)
Apresentação de Artigos pelos alunos (29/05/2025 - 24/06/2025)
Apresentação dos resultados finais (03/07/2025 - 03/07/2025)
    
Inicia em 06/05/2025 às 0h 0 e finaliza em 10/07/2025 às 23h 59
Entrega do relatório final (08/07/2025 - 08/07/2025)
Frequências da Turma
# Matrícula MAR ABR MAI JUN JUL Total
11 13 18 20 25 27 01 03 08 10 15 22 24 29 06 08 13 15 20 22 27 29 03 05 10 12 17 24 26 01 03 08 10
1 2025100**** 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
2 2025100**** 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
3 2025100**** 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
4 2025100**** 0 0 0 0 0 0 0 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 52
Notas da Turma
# Matrícula Unid. 1 Unid. 2 Unid. 3 Prova Final Resultado Faltas Situação
1 2025100**** 0,0 0,0 0,0 0.0 34 RF
2 2025100**** 9,0 9,0 9,0 9.0 0 AM
3 2025100**** 10,0 10,0 10,0 10.0 0 AM
4 2025100**** 9,0 9,0 9,0 9.0 0 AM

Nenhum item foi encontrado

Plano de Curso

Nenhum item foi encontrado

Notícias da Turma
: Visualizar

Título

Data
Dedetização amanhã, 20/05/2025, no prédio da Pós-Graduação 19/05/2025
Aulas desta semana 13/05/2025
aula do dia 15/07 15/04/2025
Aula do dia 17/04/2025 10/04/2025
Aula de hoje, 01/04/2025 01/04/2025
Aula de hoje 20/03/25 20/03/2025

SIGAA | Superintendência de Tecnologia da Informação - STI/UFPI - (86) 3215-1124 | sigjb05.ufpi.br.instancia1 vSIGAA_3.12.1613 01/05/2026 13:42