Nas últimas décadas, os ganhos de desempenho dos processadores foram impulsionados
principalmente pela miniaturização dos transistores e pelo aumento da frequência de
operação. Entretanto, com a desaceleração do escalonamento tecnológico e as limitações
associadas ao consumo energético e à dissipação térmica, tornou-se necessário buscar alternativas arquiteturais capazes de sustentar a evolução do desempenho computacional.
Entre essas alternativas, arquiteturas reconfiguráveis emergem como uma estratégia promissora para explorar paralelismo de forma mais eficiente.
Nesse contexto, as CGRAs Transparentes destacam-se como uma solução particularmente atrativa, pois combinam a flexibilidade dos processadores de propósito geral com a eficiência da execução espacial, operando como aceleradores integrados ao núcleo hospedeiro sem exigir modificações no código-fonte das aplicações. Ao preservar a compatibilidade binária e reduzir barreiras de adoção, essas arquiteturas apresentam potencial para inserção prática em sistemas modernos.
Esta tese investiga a viabilidade arquitetural de CGRAs Transparentes quando integradas a processadores superescalares com execução fora de ordem. A análise é conduzida sob uma perspectiva arquitetural orientada à construção de sistemas mais realistas, replicáveis e simuláveis, considerando explicitamente decisões estruturais que condicionam a adoção prática dessas arquiteturas. Além disso, estabelece-se uma metodologia rigorosa de avaliação que integra desempenho, área e consumo energético, permitindo quantificar e individualizar o custo estrutural da transparência do sistema.
A exploração experimental considerou processadores com diferentes larguras de emissão e múltiplas configurações de malha de processamento, avaliando o alinhamento entre capacidade estrutural e perfil das aplicações aceleradas. Os resultados demonstram que a viabilidade da CGRA Transparente é fortemente condicionada ao processador base e ao tipo de aplicação executada. Em processadores com menor capacidade de exploração de paralelismo, a CGRA atua como acelerador relativamente genérico, proporcionando ganhos consistentes em diferentes tipos de workloads. À medida que o núcleo hospedeiro se torna mais capaz de capturar paralelismo em nível de instrução, a aceleração torna-se restrita a aplicações com características específicas, exigindo dimensionamento cuidadoso da malha e do subsistema de configurações para manter a eficiência energética e controlar o overhead de área.
Conclui-se que CGRAs Transparentes são arquiteturalmente viáveis, mas sua efetividade não é universal. Sua adoção deve considerar o alinhamento entre a capacidade estrutural da malha, o grau de exploração de paralelismo do processador hospedeiro e o perfil computacional das aplicações executadas. Quando bem dimensionadas, as CGRAs Transparentes são eficazes em processadores com menor exploração de ILP; contudo, em núcleos mais sofisticados, sua efetividade passa a depender do perfil do workload e do controle do custo arquitetural introduzido. Assim, a viabilidade prática da CGRA Transparente está diretamente associada ao equilíbrio entre desempenho obtido, custo estrutural e contexto arquitetural em que é empregada.